[abc80] ABC-buss <=> FPGA (omtänk)

[H. Peter Anvin]

On 03/16/17 16:43, Anders Jansson wrote:
> 
> V24 är 3 ingångar och 2 utgångar (som standard får jag väl tillägga
> efter ditt nya inlägg). Jag tänkte utgångar kan vara samma som till ESP,
> bara med +-12V driver. Ingångarna skulle kunna förses med seriemotstånd
> så att ESP kan styra signalerna när denna är inkopplad. Du har också
> FPGARDY# som väl skulle kunna styras via i2c? Men ... varken ESP eller
> SD verkar kopplade i elschemat, så då vet jag inte. Jag tänker bara att
> ett extra kort kostar i små serier, och den billigare DE0-Nano (utan
> -Soc) har ingen Arduino-sockel. Men pinnarna finns kanske, och två kort
> blir kanske inte just något dyrare om man beställer båda korten på samma
> panel?
> 

Jo, DE0-Nano utan SoC har ingen Arduino-sockel.

> Hmm ... kan det bli problem att skicka 24 MHz klocksignal via
> bandkabel? Kanske signalen intill borde jordas?

IDE körde ju upp till 33 MHz på vanlig bandkabel... bara högre
frekvenser behövde 80-ledarskabel (varannan jord.)  VGA gör mig mer
orolig: 25+ MHz och mycket känslig för signalkvalitet.

Tanken med FPGARDY# är att FPGAns utgångar är alla tristate medan FPGAn
konfigureras, så genom att jorda den i FPGA-programmet vid lämpligt
tillfälle kan man veta att FPGA:n faktiskt existerar.  Om det inte vore
för det så finns RDY som vanlig signal.  Jag har funderat på om det
finns någonting man skulle kunna dubbla som FPGARDY# men har inte kommit
på något.

	-hpa