[abc80] ABC-buss <=> FPGA (omtänk)
Anders Jansson
andj at hem.utfors.se
Sön Mars 19 03:29:09 PDT 2017
Den 2017-03- 05:59:11 skrev H. Peter Anvin <hpa at zytor.com>:
> Det ser ut som man kan hacka ihop en klockdubblingskrets med ett par
> (CMOS) buffrar, två resistorer och en kondensator. Å andra sidan
> hittade jag precis en ny PLL-krets (ICS501B) som är både billigare och
> bättre anpassad för lägre frekvenser; med det chippet torde 12 MHz eller
> t.o.m. 6 MHz vara tillgängligt (12 MHz verkar bäst för att ha lite
> marginal?)
>
Jag antar att du bara vill logga två eller fyra gånger per cykel, och
behöver därför undvika att logga precis i omslagsintervallet för
signalerna. Så om signalerna slår om på positiv flank så loggar du med
viss fördröjning på PLLad negativ flank? Skulle man kanske kunna logga med
intern klocka och använda 3 MHz signalen som en trig att logga 4 punkter i
12 MHz?
/A.J
More information about the ABC80
mailing list