[abc80] ABC-buss <=> FPGA (omtänk)

[H. Peter Anvin]

On 03/18/17 15:56, Anders Jansson wrote:
> Den 2017-03- 21:08:56 skrev <hpa at zytor.com>:
> 
>> Försöker klura ut om det finns något vettigt sätt att extrahera tredje
>> övertonen (9 MHz) från klockan som kanske är billigare än en PLL.
> 
> Varför vill du använda denna 3MHz klocka egentligen?
> 
> /A.J
> 

Det ser ut som man kan hacka ihop en klockdubblingskrets med ett par
(CMOS) buffrar, två resistorer och en kondensator.  Å andra sidan
hittade jag precis en ny PLL-krets (ICS501B) som är både billigare och
bättre anpassad för lägre frekvenser; med det chippet torde 12 MHz eller
t.o.m. 6 MHz vara tillgängligt (12 MHz verkar bäst för att ha lite
marginal?)

	-hpa