[abc80] ABC-buss <=> FPGA (mer detaljer)

[H. Peter Anvin]

On 10/30/16 12:57, hpa at zytor.com wrote:
> Jag håller på och designar ett adapterkort för att koppla ihop en fysisk ABC-buss med ett FPGA-kort (DE1 eller ett annat kort med kompatibla GPIO-kontakter.)
> 
> Som jag har det nu ska det kunna vara "fågel, fisk eller mitt emellan", d.v.s. det ska kunna kopplas till en dator, driva expansionskort, eller sitta emellan och registera trafiken.
> 
> Jag kommer troligen att bygga kortet oavsett, men om det är någon som är intresserad vore det billigare att låta göra fler på en gång.
> 
> Har f.n. inget pris, men kommer att ha ett innan jag låter tillverka något.

Så det här börjar ta form.  Jag blev mer ambitiös efter hand, och till
min förvåning verkar jag kunna få plats på ett kort med nästan allt jag
ville ha.

Så idén är att kortet ska gå att kunna sättas ihop som en "macka" med
kortet DE0-Nano-SoC eller med flatkabel till andra kort från Terasic med
två 40-pinnarskontakter.

Tanken är att "mackan" ska kunna användas som en fullvärdig ABC-dator
(80 eller 800) eller kopplas ihop med antingen eller.

Eftersom DE0-Nano-SoC saknar video och ljudutgångar har jag
implementerat *mycket* enkla sådana (3x2 bitars VGA, 2x1-bitsutgång på
ljudsidan, "line level", men med ett tillräckligt bra filter att
delta-sigma-modulering i FPGA:n ska kunna producera bra resultat.

Här är vad jag har hittills:

- ABC-bus med alla signaler som används av ABC80 och/eller ABC800
- Kontakt för att driva +5 V, +12 V och -12 V till ABC-bussen
  (samma kontakt som används för 3.5" floppydrives, men med en av
  jordpinnarna som -12 V istället; går att köra direkt om man inte
  behöver -12 V.)
- 3x2 bitars VGA
- Enkel ljudkrets (2 kanaler buffer + filter)
- MicroSD-kontakt (så den på DE0-Nano-SoC kan användas till dess
  operativsystem om så önskas).  Troligen kommer endast att stödja
  1-bit SPI mode (begränsat till 3 MB/s) p.g.a. brist på pinnar.
- Kontakt för en RTC-modul (billigare än att sätta RTC:n på kortet!)
- PLL-krets som generar 24 MHz från ABC-bussens 3 MHz, eftersom
  PLL-erna på FPGA:n kräver minst 5 MHz i ingångsfrekvens.
- Enkel krets som driver RDY låg tills FPGA;n signalerar att den är
  klar med sin initialisering (kan stängas av med jumper.)

Jag koppas också lägga till en kontakt för en ESP-01 Wifi-modul (går att
köpa för c:a 2 USD!), men jag vet inte om jag kommer att få plats;
p.g.a. brist på pinnar kommer det att kräva en extra switch-IC för att
multiplexera pinnarna för antingen RTC-modulen eller SD-kontakten
(tänker mig f.n. RTC-modulen.)

Det skulle kunna gå att "dubbelpumpa" VGA-pinnarna för att få 3x4 bits
VGA (som DE1), men jag tror inte jag har plats för de extra kretsar och
motstånd som skulle behövas.

	-hpa