[abc80] FPGA tangentbordsdel

[H. Peter Anvin]

On 08/01/2009 03:58 AM, Anders Jansson wrote:
> 
> Tyvärr har jag bara programmerat lite VHDL medan ABC80FPGA är skriven i Verilog. Tangentbordsdelen i ABC80FPGA verkar även kunna hantera mus, men i RTL view ser jag bara 2 signaler från externa pinnar (keyb_ck och keyb_dat) samt 8 bitar som går till pioa (keyb_status samt 7 bitar keyb_data). Skall statusbiten vara 1 om någon tangent är nedtryckt? Om isåfall nästa tangent trycks ned innan man släpper den första, skall man då sätta status=0 en stund för att indikera att det blir en ny asciikod?
> 

Vad mus gäller... det ursprungliga kortet jag använde hade separata
tangentbords- och musingångar.  DE1 har bara tangentbord; det nya DE0
som kommer ut har visst en kombinerad ingång som man kan använda en
Y-sladd i (jag skrev ett brev till Terasic och föreslog b.la. detta...
de har också åtgärdat att Write Protect på SD-kortet inte var anslutet...)

Det fanns aldrig någon logik bakom muskontakten, tyvärr.

	-hpa

-- 
H. Peter Anvin, Intel Open Source Technology Center
I work for Intel.  I don't speak on their behalf.